赛灵思正式推出“有史以来”最大容量的FPGA芯片 - 安防知识网

VU19P采用16nm工艺，基于Arm架构，拥有350亿颗晶体管，还拥有史以来单颗芯片最高逻辑密度、最大I O数量(900万个系统逻辑单元、2072个用户I O接口)，用于当前最先进的AI芯片、5G芯片、汽车芯片的仿真与原型设计，2020年秋天上市。

　　赛灵思首届创新日(InnovationDay)正在美国硅谷举行当中。在创新日的前一晚，赛灵思正式推出了“有史以来”最大容量的FPGA芯片——Virtex Ultra Scale+ VU19P。

　　赛灵思这片VU19P芯片不仅尺寸、容量都非常巨大，而且与前几天美国创企Cerebras拿出的全球最大巨型芯片相比，它有着更大的产业意义。

　　VU19P采用16nm工艺，基于Arm架构，拥有350亿颗晶体管，还拥有史以来单颗芯片最高逻辑密度、最大I/O数量(900万个系统逻辑单元、2072个用户I/O接口)，用于当前最先进的AI芯片、5G芯片、汽车芯片的仿真与原型设计，2020年秋天上市。

　　在正在举行的赛灵思首届创新日(Innovation Day)上，赛灵思CTO兼高级副总裁IvoBolsens、副总裁KenChang、首席技术官办公室高级总监Patrick Lysaght等一众技术大咖还会对赛灵思ACAP架构、数据处理与扩展系统架构的未来发展方向、晶体管/封装/互联发展等话题进行进一步解读，智东西也将在现场第一时间发回报道。

　　专为AI/汽车/尖端芯片设计打造

　　赛灵思Virtex Ultra Scale+系列高级产品线经理Mike Thompson说，现在市面上所有最尖端的芯片在流片前都需要用FPGA芯片进行仿真与原型设计，VU19P正是为此而生，它是一款“ChipMaker’sChip”(为芯片制造商打造的芯片)

　　VU19P还可以支持各种复杂的新兴算法，比如人工智能、机器学习、视频处理、传感器融合等。赛灵思产品线市场营销与管理高级总监SumitShah表示，VU19P不仅能帮助开发者加速硬件验证，还能助其在ASIC或SoC可用之前就能提前进行软件集成。

　　除了硬件技术之外，赛灵思还提供VIVADO设计套件，并为使用者提供工具流和IP支持，让芯片制造商其在芯片可用之前就能进行软件集成，降低成本、减轻流片风险、提高效率并加速产品上市进程。

　　有史以来最大容量的FPGA芯片

　　在具体参数方面，VU19P集成了16个ArmCortex-A9CPU，拥有900万个系统逻辑单元、每秒1.5Terabit的DDR4存储器带宽、每秒4.5Terabit的收发器带宽、以及2072个用户I/O接口。

　　据赛灵思表示，赛灵思是全球三代“最大容量”FPGA记录的保持者——第一代是2011年的Virtex-72000T，第二代是2015年的VirtexUltraScaleVU440，第三代是如今2019年的VirtexUltraScale+VU19P。

　　相比上一代“冠军”——20nm的UltraScale440FPGA——新一代VU19P将容量扩大了1.6倍，同时也让系统能耗降低了60%。

　　VU19P的I/O接口数量和带宽也是前代产品的1.4倍，方便用户实现可扩展性、调试和实际验证。

　　同时，VU19P还拥有80个28G收发器，能够应用于高端口密度测设设备，支持最新的接口标准验证系统设计与验证。

　　现在市面上所有最尖端的芯片在流片前都需要用FPGA芯片进行仿真与原型设计，因此，赛灵思推出的这款VU19P正是为芯片制造商打造的，它能够支持更复杂的AI、5G、汽车、视觉算法，同时还能支持更大规模的ASIC/SoC设计需求。

　　随着当前芯片制造工艺越来越尖端、芯片设计越来越复杂，芯片设计厂商的前期成本飙升，流片风险也进一步提高，对于降低芯片成本/降低流片风险/缩短上市时间的需求将会进一步爆发。